OT: Sparc vs. x86

[Florian Lohoff]

On Sun, Jun 01, 2003 at 09:08:16PM +0200, Thomas Findeisen wrote:
> > Der Befehl als solches braucht bei korrekter RISC implementierung nur
> > einen Cycle
> 
> Ist oft so, aber allgemein falsch.
> 
> > - Leider bewirkt er auch nur so viel wie halt die CPU bei
> > gegebener komplexitaet bewerkstelingen kann. D.h. obwohl eine CISC
> > instruktion mehr cycles braucht bewirkt sie mehr.
> 
> Nein. Denn gerade beim P4 wird aus dem CISC-Microcode am Ende eh nur
> wieder Risc draus. Der Gewinn bleibt dem Programmierer, er hat eine
> mächtige Code-Bibiothek. Mehr nicht.

Nicht unbedingt - Vieles was jetzt beim P4 im Microcode laeuft lief im
P3 in wirklicher Hardware. Was aber die Taktfrequenz limitierte. 

Je komplizierter die Hardware desto niedriger die Taktfrequenz.

> > Unterm strich kommt meistens aehnliche Performance bei raus. Nur leider
> > verbrauchen die CISCs mehr strom.
> 
> Nein, die Performance ist deutlich höher, beim Alpha ca. 5 mal so hoch
> wie beim P4, bei gleicher Taktfrequenz. Bei der Sparc noch mehr als 4
> mal.

Definiere Performance ? Hast wohl mal wieder "MIPS" werte verglichen wa ?

Fakten, Fakten, Fakten wie Herr Marquard immer zu sagen pflegt.

> > - Und das ist wie man sicher erahnen kann weltfremd. Es geht
> > um real world workload.
> 
> Bislang ging es um Risc/Cisc. Wenn es um 'real world workload' geht,
> sollten wir mehr als nur die CPU beachten. (L1,L2,RAM,Bus,..)

Siehe original mail - Er bezog sich explezit auf einen Datenbank import
z.b. Wenn du den ueberlesen haben solltest dann sei es dir hiermit
gesagt.

Flo
-- 
Florian Lohoff                  flo at rfc822.org             +49-171-2280134
                        Heisenberg may have been here.
-------------- next part --------------
A non-text attachment was scrubbed...
Name: not available
Type: application/pgp-signature
Size: 189 bytes
Desc: not available
URL: <http://lug-owl.de/pipermail/linux/attachments/20030602/12fba775/attachment.sig>